高速串行接口IP核开发及应用

　　1．研究目标
　　针对高性能计算机、移动通讯和信息安全等领域的应用需求,开发高速低功耗串行接口IP硬核；重点支持采用境内先进CMOS工艺的硬核开发。
　　2．考核指标
　　（1）单位通道数据传输速率达到10Gbps以上,功耗小于200mW；
　　（2）完成工艺流片验证,形成IP硬核；
　　（3）IP硬核需经第三方评测，具备相关的仿真模型、设计文档、验证平台和测试激励集等；
　　（4）在SoC设计中得到应用验证。
　　3．研发周期
　　2011-2012年
　　4．申报要求
　　牵头单位应为具有高速串行接口研发经验的IP核设计开发单位或者境内大型集成电路代工厂；本课题鼓励IP核设计开发单位、集成电路代工厂和应用单位联合共同承担。
　　本课题拟支持不超过2家承担单位，采用前补助的资金支持方式。
　　5. 资金比例总体要求
　　本课题的资金比例总体要求中央财政:地方财政:申报单位自筹为1:0: 0.5。